PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-359336

(43) Date of publication of application: 13.12.2002

(51)Int.CI.

H01L 23/50

(21)Application number: 2001-164793

(71)Applicant: SONY CORP

(22)Date of filing:

31.05.2001


(72)Inventor: YOKOYAMA KATSUMI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To sharply improve the bondability and reliability of solder at mounting on a

SOLUTION: In a face-mounting semiconductor device 10 which is equipped with a plurality of external terminals 14 projected in parallel from the package body 12, grooves 18 are provided at the downside 142 of the external terminals 14, and besides the external terminals 14 are provided with holes 20 leading to the groove 18 through the terminal from the topside 14 to the downside 142.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出屬公開番号 特開2002-359336 (P2002-359336A)

(43)公開日 平成14年12月13日(2002.12.13)

(51) Int.Cl.'

(22)出顧日

觀別記号

FΙ

テーマコート*(参考)

H01L 23/50

H01L 23/50

M 5F067

審査請求 未請求 請求項の数2 OL (全 4 頁)

(21)出願番号	特買2001-164793(P2001-164793)

平成13年5月31日(2001.5.31)

(71)出職人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 横山 克己

福岡県福岡市早良区百道浜2丁目3番2号

ソニーセミコンダクタ九州株式会社内

(74)代理人 100089875

弁理士 野田 茂


Fターム(参考) 5F087 AA13 AB04 BC07

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 基板実装時の半田の接合性及び信頼性を大幅 に向上する。

【解決手段】 バッケージ本体12から互いに平行に突 設された複数の外部端子14を備える面実装型の半導体 装置10において、外部端子14の下面142に溝部1 8を設け、かつ、外部端子14には上面141から下面 142に貫通して溝部18に連通する孔20を設ける構 造にした。



【特許請求の範囲】

【請求項1】 ICチップ等を密封状態に収容するバッケージ本体と、前記バッケージ本体から互いに平行に突設された複数の外部端子を備え、前記各外部端子間を前記バッケージ本体と一体の絶縁材により電気的に隔絶するとともに該外部端子の上面と下面及び先端面が露出されるように構成された半導体装置において、

前記各外部端子の下面に該外部端子の突出方向に延在する溝部が設けられ、

前記各外部端子には酸外部端子の上面から下面に貫通し 10 て前記溝部に連通する少なくとも1つの孔が設けられている。

ことを特徴とする半導体装置。

【請求項2】 前記外部端子の上面及び下面を含む溝部の表面に半田メッキ層が施されていることを特徴とする請求項1記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、面実装型の半導体 装置に関し、特に外部端子の半田接合部分のみがパッケ 20 ージ本体の表面に露出するノンリードタイプの半導体装 置を配線基板に実装する時、外部端子の半田による接合 性を向上できるようにした半導体装置の改良に関するも のである。

[0002]

【従来の技術】半導体装置の種類には、挿入型と面実装型があり、特に面実装型の半導体装置(ノンリードタイプの半導体装置)においては、これを配線基板に表面実装する場合、その外部場子と配線基板の基板端子部とが確実に接合されていることが重要である。

【0003】図6及び図7により従来の面実装型半導体 装置について説明する。図6において、面実装型の半導体装置(ノンリードタイプの半導体装置)60は、IC チップ等を樹脂モールドなどで密封状態に収容するパッケージ本体62と、このパッケージ本体62の相対向する両側面から水平、かつ平行に突出された複数の外部端子64を備え、そして、各外部端子64間はパッケージ本体62と一体の絶縁材66により電気的に隔絶され、各外部端子64の半田接合部分のみがパッケージ本体62の表面に露出する、いわゆるノンリードタイプに構成もれている。また、各外部端子64の露出表面には、図7に示すように、半田メッキ層68が形成されている。【0004】

【発明が解決しようとする課題】しかるに、近年の面実 装型半導体装置では、小型化が進み、外部端子間のビッ チも狭く、装置自体の厚さも薄くなってきている。さら に、半導体装置の小型化に伴い半導体装置の外部端子部 に半田メッキされる面積も必然的に少なくなり、配線基 板の基板端子部と半導体装置の外部端子部との半田の接 合性が低下する問題が発生し易くなってきている。ま た、配線基板の基板端子と半導体装置の外部端子部との 接合状態が悪いと製品の製造過程で不良品となり、歩留 りの低下や市場での不良につながり、製品の信頼性を損

なうおそれがある。

【0005】ところで、上記のような従来の面実装型半 導体装置60における外部端子64の両側面は、各外部 端子64に介在した絶縁材66によって覆われているた め、半田メッキ層68は外部端子64の上面と下面にし か施すことができない。なお、外部場子64の先端面6 4 Aは、組立てのプロセス上、下地が露出している。し たがって、半導体装置60の配線基板への実装に際し て、外部端子64を配線基板の基板端子に半田接合しよ うとした場合、各外部端子64間には絶縁材66が介在 され、この絶縁材66によって外部端子64の上下面に 溶融半田の流れる通路がないため、基板端子上の溶融半 田と直接接する外部端子64の下面は半田との濡れ性が 良好なるが、外部端子64の上面は半田との濡れがほと んどない。その結果、半導体装置の配線基板への実装に おける半田接合不良が生じ易く、信頼性にかけるほか、 不良品の発生率が上昇して製品の歩留りも低下するとい う問題があった。

【0006】本発明は、上述のような従来の問題を解決するためになされたもので、基板実装時の半田の接合性及び信頼性を大幅に向上できるようにした半導体装置を提供することを目的とする。

[0007]

【課題を解決するための手段】上記目的を達成するため に本発明は、I Cチップ等を密封状態に収容するパッケ ージ本体と、前記パッケージ本体から互いに平行に突設 30 された複数の外部端子を備え、前記各外部端子間を前記 パッケージ本体と一体の絶縁材により電気的に隔絶する とともに該外部端子の上面と下面及び先端面が露出され るように構成された半導体装置において、前記各外部端 子の下面に該外部端子の突出方向に延在する溝部が設け られ、前記各外部端子には該外部端子の上面から下面に 質通して前記溝部に連通する少なくとも1つの孔が設け られていることを特徴とする。

【0008】本発明の半導体装置においては、半田による接合時に溶融された半田が外部端子の下面溝部から孔を通して外部端子の上面は流動する。これにより、外部端子の上下両面に対する半田の濡れ性を確保でき、基板実装時の半田の接合性及び信頼性を大幅に向上できる。【0009】

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は本発明にかかる半導体装置の実施の形態を示す全体の斜視図、図2は本実施の形態における半導体装置の外部端子部分を拡大して示す斜視図、図3は図2のA-A線に沿う断面図、図4は図2のB-B線に沿う断面図、図5は本実施の形態における半導体装置の配線基板への半田接合状態を示

す説明図である。

【0010】図1において、10は面実装型の半導体装 置であり、この半導体装置10は、ICチップ等を樹脂 モールドなどで密封状態に収容するパッケージ本体12 を備え、このパッケージ本体12の相対向する両側面に は複数の外部端子14が所定の間隔をおいて水平に、か つ互いに平行に突設されている。前配各外部端子14間 は、パッケージ本体12と一体の絶縁材16により電気 的に隔絶されているとともに、この各外部端子14の上 面141と下面142及び先端面143が露出されるよ 10 パッケージクラックの発生を低減できる。 うに構成されている。

【0011】また、前配各外部端子14の下面142に は、図2~図4に示すように、外部端子14の突出方向 に延在する溝部18が設けられている。さらに、前記各 外部端子14には、図2~図4に示すように、外部端子 14の上面141から下面142に貫通して前記溝部1 8に連通する孔20が設けられている。なお、前記溝部 18及び孔20の加工は、半導体装置を組み立てる際に 行われる。

【0012】次に、上記のように構成された半導体装置 を配線基板上に実装する場合について図5を参照して説 明する。図5において、30は配線基板であり、この配 線基板30の実装面には、半導体装置10の各外部端子 14に対向して基板端子32が形成されている。また、 との基板端子32の上面にはクリーム半田34が塗布さ れている。また、実装される半導体装置10の各外部端 子14の上面141及び下面142を含む溝部18の表 面には半田メッキ層22、24がそれぞれ施されてい る。

【0013】このような半導体装置10を配線基板30 上に実装する場合は、クリーム半田34が塗布された各 基板端子32に半導体装置10の各外部端子14が重ね 合わさるようにして、半導体装置10を配線基板30上 に仮止めし、この半導体装置10を配線基板30℃とリ フロー炉内に入れる。この半導体装置10及び配線基板 30がリフロー炉内を通過する間にクリーム半田34が 溶融され、半田メッキ層22,24と融合される。この 時、溶融されたクリーム半田34は、溝部18から孔2 0を通して外部端子14の上面141へ図5の矢印に示 すように流動する。これにより、半田は外部端子14の 下面142だけでなく上面141にも行きわたり、かつ 孔20内に半田が流れ込むことで外部端子14に対しア ンカー機能を発揮する。このため、半導体装置10の各 外部端子14は配線基板30の各基板端子32に確実に 接合されることになる。

【0014】上記のような本実施の形態によれば、外部 端子14の下面142に溝部18を設け、かつ、外部端 子14に上面141から下面142に貫通して漢部18 に連通する孔20を設ける構造にしたので、次に述べる ような効果が得られる。

A) 半導体装置の基板実装時における半田の接合不良を 大幅に低減でき、接合の信頼性を向上できるとともに、 実装製品の歩留りを向上できる。

B) 半田の接合不良による手直し工数を低減できる。

C) 半田の接合性が向上することにより、基板実装時の リフロー温度を下げることが可能になり、半導体装置の

D) 半導体装置の基板実装後における半田接合要因によ る経時変化が低減され、市場での不良発生を防止でき

【0015】なお、上記の実施の形態では、外部端子1 4に形成される孔20が1個である場合について説明し たが、本発明はこれに限定されず、孔20を複数設けて もよい。

[0016]

【発明の効果】以上のように、本発明の半導体装置によ れば、外部端子の下面に溝部を設け、かつ、外部端子に 上面から下面に貫通して溝部に連通する少なくとも1つ の孔を設ける構造にしたので、半導体装置の基板実装時 における半田の接合不良を大幅に低減できるとともに半 田接合の信頼性を向上でき、実装製品の歩留りを向上で きる。また、半田の接合性が向上することにより、基板 実装時のリフロー温度を下げることが可能になり、半導 体装置のパッケージクラックの発生を低減できるという 効果を有する。

【図面の簡単な説明】

【図1】本発明にかかる半導体装置の実施の形態を示す 全体の斜視図である。

【図2】本実施の形態における半導体装置の外部端子部 分を拡大して示す斜視図である。

【図3】図2のA-A線に沿う断面図である。

【図4】図2のB-B線に沿う断面図である。

【図5】本実施の形態における半導体装置の配線基板へ の半田接合状態を示す説明図である。

【図6】従来における半導体装置の斜視図である。

【図7】従来における半導体装置の外部端子部分を拡大 して示す斜視図である。

【符号の説明】

10……半導体装置、12……パッケージ本体、14… …外部端子、16……絶縁材、141……上面、142 ……下面、143……先端面、18……溝部、20…… 孔、22,24……半田メッキ層、30……配線基板、 32……基板端子。

3

